# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-028752

(43) Date of publication of application: 05.02.1993

(51)Int.CI.

G11C 11/401 G11C 11/413

G11C 11/417

(21)Application number: 03-204912

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

19.07.1991

(72)Inventor: NAGAI MASANOBU


MATSUMOTO SHOICHIRO

## (54) SEMICONDUCTOR MEMORY

#### (57)Abstract:

PURPOSE: To prevent from erroneously being read out a data by a malfunction of a sense amplifier caused by that an electric charge of an input/output line being precharged flows reversely into a sense node at a transient time of the amplification by a sense amplifier at a data read—out time.

CONSTITUTION: The input/output lines IO1, IO2 are grounded through N channel MOS transistors NC1, NC2 for column selection and read—out N channel type MOS transistors NR1, NR2 in which the gates are connected to bit lines BL1, BL2. The N channel MOS transistors NC1, NC2 for column selection are connected to the bit lines BL1, BL2 through the write—in N channel MOS transistors NW1, NW2 in which the gates are connected to a writing start signal line WE.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-28752

(43)公開日 平成5年(1993)2月5日

(51)IntCl.\* 識別記号 庁内整理番号 FI 技術表示箇所 G11C 11/401 11/413 11/417 8320-5L G 1 1 C 11/34 362 F 7323-5L 審査請求 未請求 請求項の数1(全 5 頁) 最終頁に続く

(21)出願番号

特願平3-204912

(22)出願日

平成3年(1991)7月19日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

(72) 発明者 永井 昌伸

大阪府守口市京阪本通2丁目18番地 三洋

電機株式会社内

(72)発明者 松本 昭一郎

大阪府守口市京阪本通2丁目18番地 三洋

電機株式会社内


(74)代理人 弁理士 河野 登夫

#### (54) 【発明の名称】 半導体記憶装置

#### (57)【要約】

【目的】 データ読出しに際してのセンスアンプによる 増幅の過渡時に、プリチャージされた入出力線の電荷が センスノードに逆流入することにより生じるセンスアン プの誤動作でデータが誤読出しされるのを防止する。 【構成】 入出力線IO<sub>1</sub>, IO<sub>2</sub>をカラム選択用Nチャネ

ルMOS トランジスタNC1, NC2、ゲートがピット線B L<sub>1</sub> , BL<sub>2</sub> に接続された読出し用Nチャネル型MOSトラン ジスタスNR2, NR1 を介在させて接地すると共に、カラ ム選択用NチャネルMOS トランジスタNC, ,NC<sub>2</sub>、ゲー トが書込み開始信号線WEに接続された書込み用Nチャネ ルMOS トランジスタNW<sub>1</sub>, NW<sub>2</sub> を介在させてビット線BL 1 , BL<sub>2</sub> に接続する。



## 【特許請求の範囲】

【請求項1】 メモリセルに接続されたビット線とデータの入出力線との間にトランジスタを介在させ、前記トランジスタに対する制御でデータの読出し、書込みを行うようにした半導体記憶装置において、

前記トランジスタは、ゲートがピット線に接続され、ドレインが前記入出力線に接続された読出し用MOS トランジスタと、ゲートが書込み開始信号線に接続された書込み用MOS トランジスタとからなり、これら読出し用MOSトランジスタ、書込み用MOS トランジスタ夫々を含む回路を活性化する回路を具備することを特徴とする半導体記憶装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は入出力線を通じてデータの読出し、書込みが可能なDRMA等の半導体記憶装置に関する。

[0002]

【従来の技術】図 2 は従来のスタティックカラム動作モードのDRAMにおけるビット線対と入出力線対との接続関係を示す回路図であり、図中 $\mathrm{BL}_1$  , $\mathrm{BL}_2$  はビット線対をなすビット線、 $\mathrm{IO}_1$  , $\mathrm{IO}_2$  は入出力線対をなすデータ入出力線、 $\mathrm{BLTG}$ はビット線トランスファゲートコントロール信号線を示している。各ビット線 $\mathrm{BL}_1$  , $\mathrm{BL}_2$  はその一端部が図示しないメモリセルアレイ中のメモリセルに接続されており、また夫々途中にゲートをビット線トランスファゲートコントロール信号線 $\mathrm{BLTG}$ に接続した $\mathrm{N}$ チャネル $\mathrm{MOS}$  トランジスタ $\mathrm{TG}_1$  , $\mathrm{TG}_2$  , $\mathrm{TG}_3$  , $\mathrm{TG}_4$  が介装せしめられている。

【0003】また両ピット線 $BL_1$ , $BL_2$  には前記トランジスタ $TG_1$ , $TG_3$  間、 $TG_2$ , $TG_4$  間においてセンスアンプ10が接続されると共に、このセンスアンプ10による増幅が行われるノード、所謂センスノード $SN_1$ , $SN_2$  は夫々カラム選択用NチャネルMOS トランジスタ $MC_1$ , $MC_2$  を介在させて入出力線MOS トランジスタ $MC_1$ , $MC_2$  を介在させて入出力線MOS トランジスタ $MC_1$ , $MC_2$  はそのゲートがカラム選択信号線MOS に接続され、ソース又はドレインの一方がセンスノードMOS い、MOS に、他方が入出力線MOS に、住接続されている。

【0004】次にこのような半導体記憶装置の動作を説明する。先ずデータの読出し動作においては入出力線101、102をプリチャージする一方、ビット線トランスファゲートコントロール信号線BLTGにハイレベルの信号

「H」を与えて選択されたビット線 $BL_1$  ,  $BL_2$  を導通状態とする。これによって図示しないメモリセルからの微弱なデータはセンスノード $SN_1$  ,  $SN_2$  に導かれ、センスアンプ10にて増幅される。

【0005】 センスアンプ10による増幅は、例えばセンスノード $SN_1$  のデータ信号をハイレベル「H」側に増幅するときはセンスノード $SN_2$  のデータ信号はこれと対応 50

するローレベル「L」側に増幅するようになっている。カラム選択信号線YSにハイレベル「H」の信号を入力し、両カラム選択用NチャネルMOS トランジスタ $NC_1$  ,  $NC_2$  をオン状態とする。これによってセンスノード $SN_1$  は入出力線 $IO_1$  と、またセンスノード $SN_2$  は入出力線 $IO_2$  と夫々接続されることとなり、データの読み出しが行われる。データの書込み動作はカラム選択信号線YSにハイレベル「H」の信号を与え、各カラム選択用NチャネルMOS トランジスタ $NC_1$  ,  $NC_2$  をオン状態とする。これによって各入出力線 $IO_1$  ,  $IO_2$  をビット線 $BL_1$  ,  $BL_2$  に接続し、入出力線 $IO_1$  ,  $IO_2$  、ビット線 $BL_1$  ,  $BL_2$  を通じてメモリセルにデータが書き込まれる。

【0006】ところでこのような従来装置にあっては、データの読出し時には入出力線 $I0_1$ ,  $I0_2$  はいずれもプリチャージされており、カラム選択信号線YSにハイレベル「H」の信号を与えてカラム選択用NチャネルMOS トランジスタ $NC_1$  , $NC_2$  をオン状態とすると入出力線I0<sub>1</sub> , $I0_2$  のハイレベル「H」の電荷がセンスノー $FSN_1$  , $SN_2$  に逆流入する。

) 【0007】センスノードSN<sub>1</sub>,SN<sub>2</sub>のデータがセンスアンプ10にて十分大きい電位差に迄増幅されている場合にはデータが破壊されることは少ないが、増幅途中においてはセンスアンプ10の動作が不安定となり、データが破壊されることが生じる。このためカラム選択信号線YSにハイレベル「H」の信号を設定するのはセンスアンプ10によるデータ信号の増幅が十分行われたタイミングで行われねばならずそのための待ち時間が必要となり、迅速な読み出しが出来ないという難点があった。

【0008】図3は従来における他の半導体記憶装置におけるビット線と読出し用データ線,書込み用データ線との接続関係を示す回路図である。この半導体記憶装置においては入出力線に代わって一対の読出しデータ線RD $_1$ , $RD_2$ 、書込みデータ線WD $_1$ , $WD_2$  及び書込み開始信号線WEを備えており、これらとビット線 $BL_1$ , $BL_2$  との間に読出し用NチャネルMOS トランジスタ $NR_1$  , $NR_2$  、カラム選択用NチャネルMOS トランジスタ $NC_1$  , $NC_2$  , $NC_3$  及び書込用NチャネルMOS トランジスタ $NW_1$  , $NW_2$  が介在せしめられている。

【0009】読出し用NチャネルMOS トランジスタN R<sub>1</sub> , NR<sub>2</sub> は夫々そのゲートをセンスノードSN<sub>1</sub> , SN<sub>2</sub> に、またドレインを読出しデータ線RD<sub>1</sub> , RD<sub>2</sub> に、ソースをカラム選択用NチャネルMOS トランジスタNC<sub>1</sub> を介して接地してある。カラム選択用NチャネルMOS トランジスタNC<sub>1</sub> はゲートをカラム選択信号線YSに、またソースを接地せしめてある。カラム選択用NチャネルMOS トランジスタNC<sub>2</sub> , NC<sub>3</sub> はそのゲートをカラム選択信号線YSに、またソース又はドレインの一方をデータ線WD<sub>1</sub> , WD<sub>2</sub> に、他方を各書込み用NチャネルMOS トランジスタNW<sub>1</sub> , NW<sub>2</sub>に接続されている。

50 【0010】書込み用NチャネルMOS トランジスタN

 $W_1$  ,  $NW_2$  は夫々そのゲートを書込み開始信号線WEに、またソース,ドレインの一方を前記カラム選択用NチャネルMOSトランジスタ $NC_2$  ,  $NC_3$  に、他方をセンスノード $SN_1$  ,  $SN_2$  に接続してある。他の構成は図2に示す従来装置と同じであり、対応する部位には同じ符号を付してある。

【0011】次にこのような半導体記憶装置の動作について説明する。データの読み出し動作は読出しデータ線RD1,RD2をプリチャージしてハイレベル「H」に設定し、またビット線トランスファゲートコントロール信号 10線BLTGをハイレベル「H」としてビット線BL1,BL2を導通状態とする。所定のメモリセルからのデータはセンスノードSN1,SN2に導出されてセンスアンプ10にて増幅される。カラム選択信号線YSをハイレベル「H」に設定してカラム選択用NチャネルMOSトランジスタNC1をオン状態にしておくと、データ信号がセンスアンプ10にて関値を越えるレベルに増幅された時点で、読出し用NチャネルMOSトランジスタNR1,NR2がオン状態となり、プリチャージされた読出しデータ線RD1,RD2の電荷が放電され、データが読み出される。 20

【0012】なおデータの書込みはカラム選択信号線YS 及び書込み開始信号線WEを夫々ハイレベル「H」に設定すると、カラム選択用NチャネルMOS トランジスタN  $C_2$  ,  $NC_3$  及び書込み用NチャネルMOS トランジスタ $NW_1$  ,  $NW_2$  がいずれもオン状態となり、書込みデータ線 $MD_1$  ,  $MD_2$  はビット線 $MD_1$  ,  $MD_2$  はビット線 $MD_1$  に接続され、所定のメモリセルにデータが書込まれることとなる。

#### [0013]

【発明が解決しようとする課題】ところで図3に示す如き従来の半導体記憶装置にあっては、図2に示す従来装置の如く、読出しデータ線RD1,RD2とビット線BL1,BL2とが直接接続されることがないため、読出し時のデータ破壊が生じず、カラム選択信号の入力タイミングを早く設定することが可能で読出し動作の高速化が図れる反面、読出しと、書込みが夫々別個の読出しデータ線RD1,RD2、書込みデータ線WD1,WD2によって行われ、しかも書込み開始信号線WEも必要となるため、必要ないり、MOSトランジスタ等の素子数も多くバターン面積が増大する等の問題があった。本発明はかかる事情に鑑みなされたものであって、その目的とするところはデータ読出し時のデータの破壊がなく、配線長が短くて済み、しかもトランジスタ等の素子数の増大を伴わない半導体記憶装置を提供するにある。

## [0014]

【課題を解決するための手段】本発明に係る半導体記憶装置は、メモリセルに接続されたビット線とデータの入出力線との間にトランジスタを介在させ、前記トランジスタに対する制御でデータの読出し、書込みを行うようにした半導体記憶装置において、前記トランジスタは、ゲートがビット線に接続され、ドレインが前記入出力線 50

に接続された読出し用MOS トランジスタと、ゲートが書込み開始信号線に接続された書込み用MOS トランジスタとからなり、これら読出し用MOS トランジスタ、書込み用MOS トランジスタ夫々を含む回路を活性化する回路を具備することを特徴とする。

#### [0015]

【作用】本発明にあっては、これによってデータの読出 し時に入出力線とビット線とが直接接続されることがな く、従って入出力線のプリチャージ電荷がビット線に逆 流入することもない。

#### [0016]

【実施例】以下本発明をその実施例を示す図面に基づき 具体的に説明する。図1は本発明に係る半導体記憶装置 のビット線と入出力線との間の接続関係を示す回路図で あり、図中 $BL_1$  ,  $BL_2$  はビット線、 $IO_1$  ,  $IO_2$  は入出力 線、BLTGはビット線トランスファゲートコントロール信 号線を示している。

【0017】各ビット線 $BL_1$  , $BL_2$  の一端部は図示しないメモリセルに接続され、また途中にはゲートをビット線トランスファゲートコントロール信号線BLTGに接続したN チャネルMOS トランジスタ $TG_1$   $\sim TG_4$  が介装され、ビット線トランスファゲートコントロール信号線BLTGをハイレベル「H」に設定することにより、選択されたビット線 $BL_1$  , $BL_2$  が導通状態となりメモリセルアレイのデータ信号がビット線 $BL_1$  , $BL_2$  に導通されるようになっている。

【0018】各ビット線 $BL_1$ , $BL_2$  には前記NチャネルMOS トランジスタ $TC_1$ , $TG_3$ 、 $TG_2$ , $TG_4$  の中間において、センスアンプ10が接続されている。センスアンプ10 は例えばセンスノード $SN_1$  のデータ信号をハイレベル側に、同時にセンスノード $SN_2$  のデータ信号をこれと対応してローレベル側に増幅するようになっている。

【0020】カラム選択用NチャネルMOS トランジスタ  $NC_1$ ,  $NC_2$  は夫々そのゲートをカラム選択信号線YSに接続され、ソース又はドレインの一方は入出力線 $IO_1$ ,  $IO_2$  に、他方は読出し用NチャネルMOS トランジスタN  $R_1$ ,  $NR_2$ 、並びに書込み用NチャネルMOS トランジスタN0M1 に夫々並列的に接続されている。

【0021】読出し用NチャネルMOS トランジスタN  $R_1$  ,  $NR_2$  は、夫々そのゲートをビット線 $BL_1$  ,  $BL_2$  に おけるセンスノード $SN_1$  ,  $SN_2$  に接続され、またソース は共に接地されている。一方、書込み用NチャネルMOS トランジスタ $NW_1$  ,  $NW_2$  は夫々そのゲートを書込み開始信号線WEに、またソース、ドレインのうちの一方をビッ

ト線BL<sub>1</sub> , BL<sub>2</sub> のセンスノードSN<sub>1</sub> , SN<sub>2</sub> に夫々接続し

【0022】次にこのような半導体記憶装置の動作を説 切する。読出し又は書込みに際しては先ずピット線トラ ンスファゲートコントロール信号線BLTGをハイレベル 「H」に設定し、ビット線トランスファトランジスタTG , ~TG, をオン状態に設定し、選択されたビット線B L<sub>1</sub> , BL<sub>2</sub> を導通状態とする。

【0023】読出し動作は、先ず入出力線10,,10,を 夫々プリチャージし、ピット線BL<sub>1</sub>, BL<sub>2</sub> を通じて選択 10 されたメモリセルのデータを各ビット線BL, , BL。にお けるセンスノードSN<sub>1</sub>, SN<sub>2</sub>に導出する。これによって ゲートがセンスノードSN<sub>1</sub>,SN<sub>2</sub>に接続されている読出 し用NチャネルMOS トランジスタNR<sub>1</sub> , NR<sub>2</sub> がオン状態 となる。データがセンスアンプ10にて増幅され、例えば センスノードSN<sub>1</sub> のデータがハイレベル「H」側に増幅 されたものとすると読出し用NチャネルMOS トランジス タNR<sub>1</sub> はオン状態のままであるが、読出し用Nチャネル MOS トランジスタNR2 はオフ状態となる。所定のタイミ ングでカラム選択信号線YSをハイレベル「H」に設定 し、カラム選択用NチャネルMOS トランジスタNC」、NC 2 をオン状態とすると入出力線IO2 がカラム選択用Nチ マネルMOS トランジスタNC<sub>1</sub> , 読出し用NチャネルMOS トランジスタNR<sub>1</sub> を介在させて接地され、データの読出 しが行われる。

【0024】プリチャージされている入出力線10、又は IO2 は直接ビット線BL1, BL2 のセンスノードSN1 又は SN<sub>2</sub> のいずれとも接続せず、入出力線IO<sub>1</sub> , IO<sub>2</sub> のハイ レベル「H」の電荷がセンスノード $SN_1$ , $SN_2$  に逆流入 されてデータが破壊されることがない。しかもデータの 30 10 読出し時におけるカラム選択信号線YSをハイレベル

「H」に設定するタイミングは、センスノードSN、, SN ,のデータがセンスアンプ10にて増幅され、読出し用N チャネルMOS トランジスタNR<sub>1</sub> 又はNR<sub>2</sub> のいずれか一方 がオフ状態になった後に行えばよいから、図2に示す従 来装置の場合よりも高速化が図れることとなる。

【0025】一方、データの書込み動作はカラム選択信 号線YS及び書込み開始信号線WEを夫々所定のタイミング でハイレベル「H」に設定する。これによって、カラム 選択用NチャネルMOS トランジスタNC<sub>1</sub>, NC<sub>2</sub>, 書込み 用NチャネルMOS トランジスタNW, , NW。がいずれもオ ン状態となり、入出力線IO、はカラム選択用Nチャネル MOS トランジスタNC。、書込み用NチャネルMOS トラン ジスタNW<sub>1</sub>を介在させてセンスノードSN<sub>1</sub>に、また入出 力線IO。はカラム選択用NチャネルMOS トランジスタNC 1、書込み用NチャネルMOS トランジスタNW。を介在さ せてセンスノードSN。に夫々接続され、書込みが行われ ることとなる。

6

#### [0026]

20

【発明の効果】以上の如く本発明装置にあっては読出し 用MOS トランジスタは夫々ゲートをピット線に、ドレイ ンを入出力線に接続して設けてあるから、データが増幅 されて読出し用MOS トランジスタがオン状態になって も、入出力線は直接ビット線と接続されることがないか ら、データの破壊が生じず、しかも素子数の増大も少な くて済み、読出し動作の高速化が図れる等、本発明は優 れた効果を奏するものである。

## 【図面の簡単な説明】

【図1】本発明に係る半導体記憶装置におけるビット 線、入出力線相互の接続関係を示す回路図である。

【図2】従来装置におけるビット線と入出力線との接続 関係を示す回路図である。

【図3】他の従来装置におけるビット線と読出しデータ 線、書込みデータ線との接続関係を示す回路図である。 【符号の説明】

センスアンプ

 $BL_1$  ,  $BL_2$ ビット線

 $10_1$  ,  $10_2$ 入出力線


YS カラム選択信号線

 $NC_1$  ,  $NC_2$ カラム選択用NチャネルMOS トランジスタ


NR<sub>1</sub> , NR<sub>2</sub> 読出し用NチャネルMOS トランジスタ

 $NW_1$  ,  $NW_2$ 書込み用NチャネルMOS トランジスタ


【図1】



【図2】



【図3】



## フロントページの続き

(51) Int.Cl.<sup>5</sup>

識別記号

庁内整理番号 7323-5L FΙ

G11C 11/34

技術表示箇所

305